# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-168555

(43)Date of publication of application: 16.06.1992

(51)Int.CI.

G06F 13/28

(21)Application number: 02-295934

(71)Applicant: NEC ENG LTD

(22)Date of filing:

01.11.1990


(72)Inventor: HIROMORI HIDESHI

# (54) DMA TRANSFER CONTROL SYSTEM FOR SERIAL DATA CONTROLLER

#### (57)Abstract:

PURPOSE: To contrive the efficient use by dividing a DMA transfer area into different frame sizes and storing a transfer frame in an area whose size is the nearest.

CONSTITUTION: An internal processor 8 allows an FIFO 10 to store temporarily receiving data until the receiving data FIFO 10 becomes full or frame data is concluded. When the FIFO 10 becomes full, the processor 8 gives an instruction to a DMA controller 5 so that a transfer address is calculated by the head address of an area 3a set to a buffer register group 9 and a transfer area size to the DMA transfer area in which the maximum frame length is a unit and receiving data of the FIFO 10 is subjected to DMA transfer to a memory 3. When the FIFO 10 becomes full, the processor 8 gives an instruction to the DMA controller so that a DMA transfer address is calculated, based on the head address of the DMA transfer area set to the group 9 and a DMA transfer size to the area in which the maximum frame length is a unit and the receiving data of the FIFO 10 is subjected to DMA transfer to the memory 3. In such a way, the space managed by a host processor can efficiently be used.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

平4-168555

# ®公開特許公報(A)

@Int. Cl. 5

證別配号

**.** 庁内整理番号

❷公開 平成4年(1992)6月16日

G 06 F 13/28

310 L

7052-5B

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

シリアルデータコントローラのDMA転送制御方式

頭 平2-295934 创特

顧 平2(1990)11月1日 @出

盉 79発 明 者

ф

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

日本電気エンジニアリ 勿出 願 人

東京都港区西新橋3丁目20番4号

ング株式会社

弁理士 内原 70代理

#### 発明の名称

シリアルデータコントローラのDMA転送制御

#### 特許請求の範囲

通信回線より可変長のシリアルフレームデータ を受信するシリアルデータコントローラが前記可 変長のシリアルフレームデータをホストプロセッ サ管理のメモリ空間に DMAを用いて転送する場 合におけるシリアルデータコントローラの D M A 転送制御方式において、剪記受信シリアルフレー ムデータをパラレルデータに変換するシリパラ変 換手段と、前記シリバラ変換手段により変換され たパラレルデータを複数分一時記憶する一時記憶 手段と、前記ホストプロセッサよりコマンドによ り設定される複数のフレームサイズ基準値と前記 フレームサイズ基準値毎に対応するDMA転送領 城の先頭アドレスおよび DMA転送気域サイズを

格納するDMA制御データ記憶手段と、前記一時 記憶手段に記憶された一フレーム分のパラレル データのフレームサイズと前記DMA制御データ 記憶手段における前記複数のフレームサイズ基準 値を比較し前記パラレルデータのフレームサイズ より大きくかつ前記パラレルデータのフレームサ イズに一番近い打記フレームサイズ基準値を選択 するフレーム比較手段と、前記フレーム比較手段 により選択された前記フレームサイズ基準値に対 応する前記DMA制御データ記憶手及に記憶され たDMA転送領域の先頭アドレスおよびDMA転 送領域サイズに蓋きDMA転送アドレスを算出し 前記一時記憶手段に記憶された一フレーム分の前 記パラレルデータを前記ホストメモリにDMA転 送するDMA転送手段から構成されることを特徴 とするシリアルデータコントローラの D M A 転送 制 御 方 式。

発明の詳細な説明

【産業上の利用分野】

本発明は、シリアルデータコントローラにおけるDMA(ダイレクトメモリアクセス)転送制御方式に関する。

#### 〔従来の技術〕

4

従来、シリアルデータコントローラにおけるトトストメモリへのDMA転送においては、ホステロセッサが管理するメモリ空間にDMA転送する最大長のフレームのサイズを単位としてDMA転送領域を確保していた。従って、フレームが可変長であっても、最大長のフレームのサイズを単位としてDMA転送領域を確保していた。

## (発明が解決しようとする課題)

上述した従来の D M A 転送方式では、転送フレームが小さくても、最大長のフレームのサイズを単位として D M A 転送価域を確保していた為、有効利用出来ない未使用のメモリ空間が多く存在する欠点があった。

## (課題を解決するための手段)

本発明は、遺信目載より可変長のシリアルフ レームデータを受信するシリアルデータ コント ローラが前記可変長のシリアルフレームデータを ホストプロセッサ管理のメモリ空間にDMAを用 いて転送する場合におけるシリアルデータコント ローラのDMA転送制御方式において、前記受信 シリアルフレームデータをパラレルデータに変換 するシリパラ変換手段と、前記シリパラ変換手段 により交換されたパラレルデーダを複数分一時配 使する一時記憶手段と、前記ホストプロセッサよ りコマンドにより設定される複数のフレームサイ ズ蓋準値と前記フレームサイズ基準値毎に対応す. るDMA転送領域の先頭アドレスおよびDMA転 送領域サイズを格納するDMA制御データ記憶手 段と、前記一時記憶手段に記憶された一フレーム 分のパラレルデータのフレームサイズと前記 D M A創御データ記憶手及における前記複数のフレー ムサイズ基準値を比較し前記パラレルデータのフ レームサイズより大きくかつ前記パラレルデータ のフレームサイズに一番近い前記フレームサイズ 基準値を選択するフレーム比較手段と、前記フ レーム比較手段により選択された前記フレームサ

イズ基準値に対応する前記DMA制御データ記憶 手段に記憶されたDMA転送領域の先頭アドレス およびDMA転送領域サイズに基きDMA転送領域サイズに基きDMA転送で ドレスを算出し前記一時記憶手段に記憶されたア フレーム分の前記パラレルデータを前記ホスト モリにDMA転送するDMA転送手段より構成されている。

#### (突施例)

次に、本発明について図面を参照して説明する。

第1因は本発明の一実施例を示すプロック図で ある。

第1回において、シリアルデータコントローラ 12は内部コントローラ7を中心に内部バス 6、 システムインタフェース 4、DMAコントローラ 5、受信データFIFO10、レシーバ11から 構成されている。内部コントローラ7は、内部プロセッサ8、バッファレジスタ料9から構成され ている。

ホストプロセッサ1は、システムパス2を経由

してメモリ3を管理し、シリアルデータコント ローラ12を制御している。

入力シリアルデータ13はレシーバ11において内部パス6のデータ幅でパラレルデータに変換され内部プロセッサ8により読み取られた後内部パス6毎由で受信データFIFO10に審積され、さらに内部プロセッサ8の指示でDMAコントローラ5の制御の基にシステムインタフェースサンステムパス2を経由して適切なフレームサ

イズのDMA転送領域3a~3c~転送される。

内部プロセッサ8は、受信データFIFO10が一杯かまたはフレームデータが途中で終結するまでパラレルデータを受信データFIFO10に一時記憶させる。

受信データFIFO10が一杯になった場合は、内部プロセッサ8はDMAコントロース長を単位としたDMA転送 領域3aへ、バッファレジスタ群9に設定された DMA転送領域の先頭アドレスおよびDMA転送 領域サイズに基をDMA転送アドレスを 第出して FIFO10の受信データ(パラレルデータ)をメモリ3にDMA転送するように指示する。

受信データドIFO10が一杯になる前にフレームが終縮した場合は、内部プロセッサ8はDMAコントローラ5に、FIFO10の受信データ(パラレルデータ)とバッファレジスタ群9に設定されたメモリ3内のDMA転送領域、即ち3a~3cに示す転送領域の各々のフレームサイズより

大きくかつ受信データのフレームサイズに一番近いDMA転送領域のフレームサイズ基準値を選択し、選択されたフレームサイズ基準値に対応でするのの発揮である。 バッファレジスタ群9に設定されたDMA転送領域サイズに基きDMA転送アドレスを算出してFIFO10の受信データ(パラレルデータ)をメモリるにDMA転送するように指示する。

第3団は、可変長受信フレーム A 1 5 a ~ フレーム E 1 5 e と最大县のフレーム 1 4 を示している

第5回は、従来のDMA転送方式の場合のDM
・A転送領域の構成を示すと同時に第3回の可変長
受信フレームA15a~フレームE15eを受信
した場合の格的状態を示している。

第4図は、本発明のDMA転送方式の場合のDMA転送領域の構成を示すと同時に第3図の可変 長受信フレームA15a~フレームE15eを受 信した場合の格納状態を示している。この例では 16a~16cはDMA転送領域の3cに入り、

16d.16eはDMA転送領域の3aに入る。 第4図と第5図を比較すると、第4図の本発明 の方が空きエリアが小さくDMA転送領域を無駄なく使用しているのが容易に分かる。

#### (発明の効果)

)

以上説明したように、本発明のによれば、DMA転送領域をいくつかのフレームサイズの異った転送領域に分け、転送フレームをそのフレームサイズが最も近い転送領域に格納できるようににより、より少ないメモリで可変長受はフレームを収容することが出来、ホストプロセッケが管理するメモリ空間の効率的使用を可能にする効果がある。


#### 図面の簡単な説明


第1回は本免明の一実施例を示すプロック図、第2回はDMAデータ転送フロー図、第3回は受信フレーム図、第4回は本発明のDMA転送領域のフレーム格納図である。


1 …ホストプロセッサ、2 …システムバス、3 …メモリ、4 …システムインタフェース、5 … D M A コントローラ、6 …内部パス、7 …内部コントローラ、8 …内部プロセッサ、9 … パッファレジスタ群、10 …受信データF 1 F O 、11 …レシーバ、12 … シリアルデータコントローラ、13 … 入力シリアルデータ、14 … 最大長フレーム、15 a ~ 15 b …可変長受信フレーム。


代理人 井理士 内 原 智

### 特開平4-168555 (4)









第 5 🛭